

《数字逻辑与数字系统》期末考试试题 (A)

考试 注意 事项	一、学生参加考试须带学生证或学院证明, 未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸, 要遵守《北京邮电大学考场规则》, 有考场违纪或作弊行为者, 按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上, 做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。								
考试 课程	数字逻辑与数字系统			考试时间		2010 年 1 月 18 日			
题号	一	二	三	四	五	六	七	八	总分
满分	10	10	15	15	10	15	15	10	
得分									
阅卷 教师									

一、选择题 (每小题 1 分, 共 10 分。)

1. $F = A \oplus B \oplus C$, A、B、C 取何值时, $F=1$ ()。

A. 011 B. 100 C. 101

2. 下列三个数对应的十进制数最大的是 ()。

A. $(30)_8$ B. $(10110)_2$ C. $(00101000)_{8421}$

3. 图 1 所示电路中描述错误的是 ()。

A. 状态变化发生在 CP 脉冲下降沿

B. $Q^{n+1} = Q^n$ C. $Q^{n+1} = \overline{Q}^n$




图 1

4. 二进制加法器自身 ()。

A. 只能做二进制数加运算 B. 只能做 8421BCD 码加运算 C. A 和 B 均可

5. 用方程式表示时序电路的逻辑功能, 需 ()。

A. 一个方程 B. 二个方程 C. 三个方程

6. 五个 D 触发器构成的扭环计数器, 计数器的模是 ()。

A. 10 B. 2^5 C. 5

学五复印店

7. 八路数据选择器如图 2 所示, 该电路所实现的逻辑函数是 ()。

A. $F = \sum_m(6, 8, 13, 14)$ B. $F = \sum_m(6, 8, 9, 13)$ C. $F = \sum_m(6, 7, 8, 9, 13, 14)$

8. 判断以下三组 VHDL 语言描述中 () 意义相同。

- A. $z \leq \text{not } X \text{ and not } Y$; 和 $z \leq \text{not } (X \text{ or } Y)$;
 B. $z \leq \text{not } (X \text{ or } Y)$; 和 $z \leq \text{not } X \text{ or not } Y$;
 C. $z \leq \text{not } X \text{ and } Y$; 和 $z \leq \text{not } (X \text{ and } Y)$;

9. 多路选择器构成的数据总线是 ()。

- A. 双向的 B. 单向的 C. A 和 B 都对

10. 断电之后, 能够将存储内容保存下来的存储器是 ()。

- A. 只读存储器 ROM; B. 随机存取存储器 RAM; C. 动态存取存储器 DRAM




图 2

二、填空题 (每小题 1 分, 共 10 分)

1. 异或门的一个输入端连接高电平, 则异或门变为_____门。
2. 用卡诺图化简时, 所画圈中必须是_____个相邻的 1。
3. 一般编码器的输入信号只能有一个有效电平, 但优先编码器却可以有多个有效信号电平, 可是优先编码器只对_____进行编码。
4. 驱动七段数码管的译码器有_____数据输出端。
5. 多片四位二进制数值比较器连接起来之后, 应从_____的 $A < B$, $A = B$, $A > B$ 端输出。
6. 用计数器分频时, 一位十进制计数器能够十分频, 而用四位二进制计数器分频时, 则能够_____分频。
7. 计数器能够自启动是指无效状态能够在 CP 作用下_____。
8. 芯片 2716 为 2048×8 EPROM。芯片 2716 有_____条数据线, 有_____条地址线。
9. VHDL 的各种并行语句在结构体中的执行是_____。
10. ASM 图状态框中的文字表示在这个状态要执行的_____。

四、综合分析题 (15 分)

四位二进制同步计数器 74LS163 与 3:8 译码器 74LS138 的连接电路如图 4。

回答如下问题：

1. 描述 74LS138 工作过程；
2. 描述 74LS163 的清零功能；
3. 图 4 构成模几计数器？
4. 画出图 4 计数器状态变化图；
5. 图 4 采用了中规模集成计数器构成任意进制计数器的什么方法？
(复位法、预置法)

74LS163 功能表												
输入									输出			
$\overline{\text{Cr}}$	$\overline{\text{LD}}$	P	T	cp	D ₃	D ₂	D ₁	D ₀	Q _D	Q _C	Q _B	Q _A
L	×	×	×	↑	×	×	×	×	L	L	L	L
H	L	×	×	↑	d ₃	d ₂	d ₁	d ₀	d ₃	d ₂	d ₁	d ₀
H	H	H	H	↑	×	×	×	×	计 数			




图 4

五、组合电路设计（10 分）

旅客列车分为特快 A，直快 B 和慢车 C，它们的优先顺序为：特快、直快、慢车。在同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号。设计满足上述要求的开车信号控制电路。

1. 定义输入和输出逻辑变量；
2. 列出真值表；
3. 根据卡诺图写出输出最简“与或”表达式；
4. 用适当门电路设计该电路。

六、时序电路设计 (15 分)

设计一个计数器，在 CLK 脉冲作用下 $Q_3Q_2Q_1$ 及输出 Z 的波形如图 5 所示。

1. 确定边沿触发的形式；
2. 画状态转移图；
3. 写状态转移表；
4. 写状态方程、激励方程 (D 触发器)、输出方程；
5. 画出电路图。




图 5

七、硬件描述语言设计 (15 分)

用 VHDL 语言设计一个如图 6 所示六段显示的驱动译码器。它是为了显示图 6 所示的六个符号中的一个，实线表示亮，虚线表示不亮（图中 e 是垂直线，f 是水平线）。设计的器件有三个输入 A、B、C 及六个输出 a、b、c、d、e、f。图中表示的三位数是输入码，即译码器接收三位码，使适当的段亮。每一段的驱动电位是高电平。

写出完整的设计源程序。




图 6

八、分析题（10 分）

某数字系统的结构如图 7 所示。

1. 列出全部控制信号；
2. A、B、C 为何种器件？
3. 门 1、2、3、4 为何种门？
4. 描述 $A+B \rightarrow C$ 的工作过程及控制信号的顺序；
5. 画出 $A+B \rightarrow C$ 的 ASM 图。




图 7

《数字逻辑与数字系统》期末考试答案 (B)

一、选择题 (每小题 1 分, 共 10 分。)

1. $F = A \oplus B \oplus C$, A、B、C 取何值时, $F=1$ (B)。

A. 011 B. 100 C. 101

2. 下列三个数对应的十进制数最大的是 (C)。

A. $(30)_8$ B. $(10110)_2$ C. $(00101000)_{8421}$

3. 图 1 所示电路中描述错误的是 (B)。

A. 状态变化发生在 CP 脉冲下降沿

B. $Q^{n+1} = Q^n$ C. $Q^{n+1} = \bar{Q}^n$




图 1

4. 二进制加法器自身 (A)。

A. 只能做二进制数加运算 B. 只能做 8421BCD 码加运算 C. A 和 B 均可

5. 用方程式表示时序电路的逻辑功能, 需 (C)。

A. 一个方程 B. 二个方程 C. 三个方程

6. 五个 D 触发器构成的扭环计数器, 计数器的模是 (A)。

A. 10 B. 2^5 C. 5

7. 八路数据选择器如图 2 所示, 该电路所实现的逻辑函数是 (C)。

A. $F = \sum_m(6, 8, 13, 14)$ B. $F = \sum_m(6, 8, 9, 13)$ C. $F = \sum_m(6, 7, 8, 9, 13, 14)$

8. 判断以下三组 VHDL 语言描述中 (A) 意义相同。

A. $z \leq \text{not } X \text{ and not } Y$; 和 $z \leq \text{not } (X \text{ or } Y)$;

B. $z \leq \text{not } (X \text{ or } Y)$; 和 $z \leq \text{not } X \text{ or not } Y$;

C. $z \leq \text{not } X \text{ and } Y$; 和 $z \leq \text{not } (X \text{ and } Y)$;




图 2

9. 多路选择器构成的数据总线是 (B)。

A. 双向的 B. 单向的 C. A 和 B 都对

10. 断电之后, 能够将存储内容保存下来的存储器是 (A)。

A. 只读存储器 ROM; B. 随机存取存储器 RAM; C. 动态存取存储器 DRAM

二、填空题 (每小题 1 分, 共 10 分)

1. 异或门的一个输入端连接高电平，则异或门变为非门。
2. 用卡诺图化简时，所画圈中必须是2ⁿ个相邻的1。
3. 一般编码器的输入信号只能有一个有效电平，但优先编码器却可以有多个有效信号电平，可是优先编码器只对优先级别最高的一个信号进行编码。
4. 驱动七段数码管的译码器有7个数据输出端。
5. 多片四位二进制数值比较器连接起来之后，应从最高位的 $A < B$, $A = B$, $A > B$ 端输出。
6. 用计数器分频时，一位十进制计数器能够十分频，而用四位二进制计数器分频时，则能够16分频。
7. 计数器能够自启动是指无效状态能够在 CP 作用下自动进入有效循环(有效状态)。
8. 芯片 2716 为 2048×8 EPROM。芯片 2716 有8条数据线，有11条地址线。
9. VHDL 的各种并行语句在结构体中的执行是并行的。
10. ASM 图状态框中的文字表示在这个状态要执行的操作。

三、简答题（每小题 5 分，共 15 分）


- 1、化简 $F = \overline{AC} + \overline{A}BC + \overline{B}C + ABC$ （5 分）

$$\begin{aligned}
 F &= \overline{C(A + \overline{A}B + \overline{B})} + ABC \\
 &= \overline{C(A + B + \overline{B})} + ABC \\
 &= \overline{C(A + 1)} + ABC \\
 &= \overline{C} + ABC \\
 &= \overline{C}
 \end{aligned}$$

- 2、分析如图 3 所示的逻辑电路图，写出输出逻辑函数表达式。（5 分）。

$$F = \overline{AB} + \overline{A}\overline{B} + \overline{A}B$$

3、画出 01011 序列检测器的状态转移图，X 为序列输入，Z 为检测输出。(序列不重叠) (5 分)



四、综合分析题 (15 分)

1. (3 分) 当 $G_1=1, G_2A G_2B=0$ 时, 74LS138 工作。

$A_2A_1A_0=000$ $Y_0=0$

$A_2A_1A_0=001$ $Y_1=0$

.....

$A_2A_1A_0=111$ $Y_7=0$

2. (3 分) 74LS163 是异步清零。

3. (3 分) 模 7 计数器

4. (3 分) $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 0$

5. (3 分) 复位法

五、组合电路设计 (10 分)

(2 分) 输入 ABC, 输出 $F_1F_2F_3$

(2 分)

ABC	$F_1F_2F_3$
000	000
001	001
010	010
011	010
100	100
101	100
110	100
111	100

(3 分) $F_1=A$

$$F_2 = \overline{A}B$$

$$F_3 = \overline{A}\overline{B}C$$

(3 分) 画图

学五复印店

六、时序电路设计 (15 分)

1. 下降沿 (3 分)

2. $000 \rightarrow 101 \rightarrow 100 \rightarrow 011 \rightarrow 010 \rightarrow 001 \rightarrow 000$ (3 分)

3. (3 分)

$Q_3^n Q_2^n Q_1^n$	$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1}$	Z
000	101	0
101	100	0
100	011	0
011	010	0
010	001	0
001	000	1

4. (3 分) $Q_3^{n+1} = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + Q_3^n Q_2^n$ $Q_2^{n+1} = Q_3^n \overline{Q_2^n} \overline{Q_1^n} + Q_2^n Q_1^n$ $Q_1^{n+1} = \overline{Q_1^n}$

$D_3 = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + Q_3^n Q_2^n$ $D_2 = Q_3^n \overline{Q_2^n} \overline{Q_1^n} + Q_2^n Q_1^n$ $D_1 = \overline{Q_1^n}$

$Z = \overline{Q_3^n} \overline{Q_2^n} Q_1^n$

5 画图 (3 分) D 触发器一定是用下降沿触发符号。

七、硬件描述语言设计 (15 分)

LIBRARY IEEE;

USE IEEE.std_logic_1164.ALL;

ENTITY se6 IS

PORT (X, Y, Z : IN std_logic;
A, B, C, D, E, F : OUT std_logic);

END se6;

ARCHITECTURE se6_arc OF se6 IS

BEGIN

PROCESS (X, Y, Z)

BEGIN

IF (X = '0' AND Y = '0' AND Z = '0') THEN

B <= '1'; C <= '1'; F <= '1';

A <= '0'; D <= '0'; E <= '0';

ELSIF (X = '0' AND Y = '0' AND Z = '1') THEN

C <= '1'; D <= '1'; E <= '1';

学五复印店


```

A <= '0'; B <= '0'; F <= '0';
ELSIF (X = '0' AND Y = '1' AND Z = '0') THEN
A <= '1'; D <= '1'; F <= '1';
B <= '0'; C <= '0'; E <= '0';
ELSIF (X = '0' AND Y = '1' AND Z = '1') THEN
A <= '1'; B <= '1'; E <= '1';
C <= '0'; D <= '0'; F <= '0';
ELSIF (X = '1' AND Y = '0' AND Z = '0') THEN
E <= '1'; F <= '1'; A <= '0';
B <= '0'; C <= '0'; D <= '0';
ELSIF (X = '1' AND Y = '0' AND Z = '1') THEN
F <= '1'; A <= '0'; B <= '0';
C <= '0'; D <= '0'; E <= '0';
END IF;
END PROCESS;
END se6_arc;

```

八、分析题 (10 分)

1. LDA、LDB、LDC、 $X \rightarrow \Sigma$ 、 $A \rightarrow \Sigma$ 、 $B \rightarrow \Sigma$ 、 $C \rightarrow \Sigma$ 、LDC_J、CLR (2 分)
2. 寄存器 (2 分)
3. 三态门 (2 分)
4. (2 分) 使得 $A \rightarrow \Sigma$ 有效打开三态门 2, 使得 $B \rightarrow \Sigma$ 有效打开三态门 3, 使得 LDC 有效将 $A+B$ 的结果打入数据寄存器 C。

5. (2 分)

